相抵消的技术优势。使用普通分立式电感时，一般只在多相降压转换器输出抵消。所以，所有相开关操作仅影响到单相，从而减小电流纹波幅值、频率倍增。减小电流波形的RMS有助于提高电源转换效率，或减小磁元件、获得较快的瞬态响应，并进而减小输出电容需求。

　　IN为输入电压，VO为输出电压，L为电感，D为占空比(对于降压转换器，D = VO/VIN)，Fs为开关频率。

　　IN= 12V转换为核电压(0.5V至2.5V)。通过式2，很容易看到电路和磁元件参数对电流纹波抵消的影响。

　　与式1相比，式2中的附加乘数取决于应用条件，随占空比、耦合系数以及耦合相数变化。图1所示为分别采用210nH分立或耦合电感的4相降压转换器的归一化电流纹波。用最大电流纹波对电流纹波进行归一化，即D = 0.5时分立电感的纹波(所以D = 0.5时，分立电感的归一化电流纹波为1)。如曲线V的典型应用，D = 0.15。

　　从图1可以看出，所有电源电路中由于采用耦合电感使得纹波电流大幅抵消。注意，在有些占空比下，电流纹波抵消明显大于D = 0.15的情况。耦合电感的几条曲线说明了耦合系数Lm/L的影响：Lm/L = 3 - 7范围内的耦合比较实用，有些Lm/L值比较理想化、不太现实，例如10和100。如果采用分立电感的初始设计比较合理，电流纹波可以接受，那么采用耦合电感可以减小电感值并达到D = 0.15下同等的电流纹波。这种条件下，50nH/相的耦合电感可提供与210nH分立电感同等的电流纹波，如图2所示。

　　耦合电感的优势不止于此。耦合电感设计为负耦合，当各相电流相等时，来自所有线圈的互感磁通彼此抵消。后一种情况通常出现在多相应用，尤其是采用电流模式控制的架构。只有漏磁通将能量储存在耦合电感中，所以图2所示例子的能量储存对应于50nH/相(而非210nH/相)。这意味着，与分立式电感相比，耦合电感小得多，并且/或者具有较高的额定饱和电流。

　　针对将12V转1V、为微处理器供电的典型4相方案，对两种磁元件配置进行比较：商用的高效分立电感FP1308R3-R21-R与 50nH耦合电感CL1108-4-50TR-R，网上提供相应的数据资料[7-8]。假设分立电感在PCB的最小距离为0.5mm，分立电感所占电路板面积大约为722mm2;耦合电感则只需大约396mm，已经能够提供好得多的性能，如图3所示。同时，分立电感在室温+25℃时Is = 80A (无疑在较高温度下更差)，而耦合电感在+105℃时的饱和电流高于110A/相。可实现占位面积减小1.8倍以上，饱和电流提高1.5倍以上。